Perigo !!!
Alguns dos itens localizados no Advanced Chipset Setup devem permanecer obrigatoriamente com seus valores default, caso contrário, a placa de CPU pode experimentar problemas de funcionamento. Por exemplo, existem alguns itens que definem a velocidade de acesso às memórias. Se for utilizada uma velocidade acima da recomendada, o processador pode receber dados errados da memória, o que inviabiliza o seu funcionamento. Altere esses itens apenas se for estritamente necessário, e se você souber muito bem o que está fazendo.
Nas explicações que se seguem, usaremos muito o termo envenenamento, talvez por não termos encontrado palavra melhor para descrever a idéia. Certos ajustes feitos no CMOS Setup resultam em aumento de velocidade, de forma totalmente segura. Por exemplo, usar o PIO Mode 4 nas transferências do disco rígido, ou o modo Ultra DMA 33/66/100, no caso de discos rígidos que possuem este recurso. Isto não é envenenamento. É um aumento seguro de desempenho. Por outro lado, reduzir ao mínimo o tempo dos ciclos de memória resulta em aumento de desempenho, mas pode deixar o PC operando de forma instável. Isto é um envenenamento. O PC, caso continue funcionando bem, ficará mais veloz, mas corremos o risco de instabilidades, como travamentos ou os famigerados GPF’s (falha geral de proteção) no Windows. Quando algum item é envenenado, o procedimento correto é medir o desempenho do PC (usando programas medidores de desempenho, como por exemplo, o Norton Sysinfo). Se o índice de velocidade aumentar, significa que o envenenamento melhorou o desempenho. Resta agora testar o PC para verificar se seu funcionamento está normal, sem apresentar anomalias como GPFs e travamentos. Se esses problemas ocorrerem, devemos reprogramar com seu valor original, o item que foi envenenado. Por outro lado, se ao envenenarmos um determinado item, constatarmos que o índice de velocidade do PC foi inalterado, significa que não traz melhoramentos no desempenho, e não vale a pena ser usado. Voltamos então a usar o seu valor original.
Auto Configuration
Em todos os Setups, este item está ativado por default. Faz com que diversos itens críticos relacionados com a velocidade de transferência de dados entre o processador e a memória sejam programados de modo adequado, além de ficarem inacessíveis para alterações. Se você não quer ter problemas, deixe esta opção habilitada. Se você quiser alterar a maioria dos itens descritos a seguir, será preciso desligar a Auto Configuração.
CPU Frequency
Permite escolher o clock externo a ser usado pelo processador. Em geral este item é programado através de jumpers da placa de CPU, mas muitas delas podem operar em modo jumperless, com comandos do Setup substituindo os jumpers. O clock externo deve ser programado de acordo com o processador (66, 100, 133 MHz, etc.). Não esqueça que processadores Athlon e Duron operam com DDR (Double Data Rate). Quando um Athlon, por exemplo, usa o “clock externo de 200 MHz”, está na verdade usando 100 MHz com duas operações por ciclo.
DRAM to CPU Frequency Ratio
Tradicionalmente as placas de CPU têm operado com DRAM que usam o mesmo clock externo usado pelo processador. Por exemplo, com 100 MHz externos, usam memórias padrão PC100. Chipsets mais modernos podem suportar diferentes velocidades para o processador e para a DRAM. Este é o chamado modo assíncrono. Um Celeron pode operar com clock externo de 66 MHz mas usar memórias de 100 MHz. Um Pentium III pode ser de versão com clock externo de 100 MHz e operar com memórias de 133 MHz. Processadores Athlon de 100 MHz (200 MHz com DDR) pode utilizar memórias de 100 ou 133 MHz, dependendo do chipset. Nas placas de CPU que apresentam este recurso, encontramos no CMOS Setup este item que permite escolher a relação entre o clock do processador e o clock da DRAM. Use a opção 3:3 para que ambos usem o mesmo clock. Use a opção 4:3 para casos em que memórias PC133 são usadas com processadores com clock externo de 100 MHz. Note que à medida em que são lançados processadores com outros valores de clock externo, e memórias DRAM com novas velocidades, este item tende a ser cada vez mais comum, e apresentar mais opções de configuração.
Spread Spectrum Modulation
As atuais placas de CPU geram sinais digitais de altas freqüências. A elevada emissão eletromagnética pode causar interferências em outros aparelhos. Muitos chipsets modernos podem alterar a forma de onda desses sinais digitais, eliminando componentes de alta freqüência e reduzindo a intensidade das emissões eletromagnéticas. Deixe habilitado para que as emissões sejam minimizadas.
SDRAM CAS Latency
SDRAM RAS Precharge Time
SDRAM RAS to CAS Delay
Esses três itens são programados automaticamente quando usamos a configuração default para a SDRAM. Com ela, o BIOS consulta o chip SPD (Serial Presence Detection) de cada módulo SDRAM e programa esses três parâmetros de forma automática. Os três juntos definem os ciclos de leitura e escrita da SDRAM. Quando escolhemos a configuração manual (sem usar o SPD), podemos atuar individualmente sobre esses três itens. Reduzir esses parâmetros é uma forma de “envenenar” os acessos à memória. Isto pode ser feito com relativa segurança quando as memórias utilizadas são mais rápidas que as exigidas pela placa de CPU. Por exemplo, se uma placa só suporta memórias PC100, instalar memórias PC133 não traz aumento de desempenho, a menos que possamos fazer essas três configurações de forma manual, utilizando valores mínimos. Os valores que resultam em maior desempenho (se a memória suportar) são 2-1-1 (CL=2). Na prática não usamos CL=1, pois normalmente não funciona. Usar valores maiores é uma forma de resolver problemas de travamentos, que podem ser causados por lentidão das memórias.
Byte Merge
Ao ser habilitado, este comando otimiza o desempenho das operações de escrita no barramento PCI, agrupando escritas de dados de 8 e 16 bits dentro de um único grupo de 32 bits. O barramento PCI opera com mais eficiência nas operações de 32 bits, e as operações de 8 e 16 bits são mais lentas. Habilitar este item pode melhorar o desempenho de placas de vídeo, controladoras SCSI e IDE.
DRAM Read Latch Delay
Este parâmetro é um ajuste fino sobre o funcionamento do controlador de memória existente no chipset. São oferecidas opções como 0 ns, 0.5 ns, 1ns e 2ns. Valores menores podem contribuir de forma indireta para um melhor desempenho. Com menor valor, pode ser viável reduzir a latência do CAS (CL), o que resulta em ciclos mais curtos. Valores maiores podem ajudar a resolver problemas de compatibilidade com certos chips de memória. Note que o excesso de ajustes complexos são uma forma de compatibilizar a placa de CPU com o maior número possível de chips de memória. O fabricante da placa de CPU utiliza para todos esses itens, valores que foram testados e indicados como ideais para a maioria dos casos.
Video Memory Cache Mode
As opções são UC (Uncacheable) e USWC (Uncacheable, Speculative Write Combining). USWC é um novo método usado para “cachear” dados da memória de vídeo que pode resultar em aumento de desempenho gráfico. Deixe este item programado em USWC se quiser experimentar este aumento de desempenho, ou deixe em UC (Uncacheable) se tiver problemas no funcionamento do vídeo.
High Priority PCI Mode
Permite estabelecer para um dos slots PCI (normalmente o slot 1, localizado mais à direita) uma maior prioridade sobre os demais. Certas placas de expansão que operam com elevada taxa de transferência são beneficiadas com esta configuração: controladoras SCSI e controladores Firewire (IEEE-1394).
Clk Gen for Empty PCI slot / DIMM
Quando está habilitado, o chipset vai deixar ativados os sinais de clock dos slots PCI e soquetes de memória vazios. Não é necessária a geração deste clock para soquetes e slots vazios, portanto ao desabilitarmos este item, estaremos reduzindo o consumo de energia e a emissão eletromagnética.
Linear Burst
Este item é encontrado em Setups de placas de CPU para Soquete 7. Pode ser habilitado quando a placa tem um processador Cyrix. Esses processadores possuem um modo de transferência de dados da cache L2 mais eficiente, chamado Linear Burst. Deixe portanto este item habilitado para processadroes Cyrix (6x86, 6x86MX, MII) e desativado para processadores Intel e AMD.
ISA Bus Clock
Em geral, podemos programar o clock do barramento ISA, em função do clock do barramento PCI. Para isto, definimos no Setup um número divisor. O clock de barramento ISA deve ser ajustado para um valor próximo a 8 MHz. Como o barramento PCI pode operar com 25, 30 e 33 MHz, usamos os divisores 3 e 4 para obter o clock adequado. Tome como base a tabela abaixo.
Clock PCI Divisor Clock ISA
25 MHz 3 8,33 MHz
30 MHz 4 7,50 MHz
33 MHz 4 8,33 MHz
Por exemplo, um Celeron/633 opera com um clock externo de 66 MHz. Logo, seu barramento PCI opera com 33 MHz. Devemos então aplicar o divisor 4 para chegar ao clock ISA de 8,33 MHz.
EDO Autoconfiguration
Este item é encontrado em PCs antigos, que usavam memória EDO. Os chips que fazem o controle da memória, seja ela FPM DRAM, EDO DRAM ou SDRAM, ou até mesmo a SRAM que forma a cache externa, precisam ter configurados diversos parâmetros: temporização dos ciclos de leitura e de escrita, tempo decorrido entre os sinais RAS e CAS, tempo decorrido entre os sinais RAS e MA, e diversos outros. A opção EDO Autoconfiguration faz a programação automática de todos esses parâmetros, fazendo com que as memórias EDO DRAM funcionem, talvez não da forma mais rápida, mas de uma forma segura e com velocidade razoável. Quando desabilitamos este item, podemos atuar individualmente nos diversos itens que regulam o acesso à memória EDO DRAM, mas este tipo de regulagem pode causar mau funcionamento, caso seja feito de forma errada. Normalmente essas regulagens permitem aumentar um pouco o desempenho do PC, mas se o acesso ficar muito rápido, a memória pode não suportar e apresentar erros.
SDRAM Autoconfiguration
Assim como ocorre com a EDO DRAM, a SDRAM também precisa ter seus parâmetros de acesso regulados no chipset. Deixando o item SDRAM Autoconfiguration programado com a opção Enabled, esses parâmetros serão programados com valores seguros, e permitindo um acesso suficientemente veloz. Para “envenenar” o acesso à SDRAM, este item deve ficar em Disabled, e cada um dos parâmetros de acesso devem ser ajustados manualmente. Isto pode resultar em aumento de desempenho, mas também pode fazer o PC ficar instável, apresentando travamentos e outros erros.
SDRAM Autosizing Support
Habilita o reconhecimento automático da capacidade dos módulos de memória, de acordo com as informações presentes no chip SPD. Deixe este item habilitado.
Cache Read Cycle
Este parâmetro define a temporização das operações de leitura da memória cache externa pelo processador. É encontrado nos Setups de placas de CPU que possuem cache L2 externa. De todos os itens do Advanced Chipset Setup, este é o que tem mais impacto sobre o desempenho total do PC. A habilidade de transferir dados em alta velocidade da cache externa para o processador, garante que a sua cache interna terá sempre instruções prontas para serem executadas, e dados prontos para serem processados. Cada transferência de dados da cache externa para o processador é feita por um grupo de 4 leituras consecutivas, cada uma delas fornecendo 64 bits. Em geral, este ciclo de leitura é marcado por 4 números, como 3-2-2-2, 2-2-2-2, 2-1-1-1, etc. Cada um desses números indica quantas unidades de tempo são gastas em cada leitura. A unidade de tempo usada nessas operações é o “período”, notado pelo símbolo “T”. O valor de T é calculado a partir do clock externo do processador:
Clock Externo T
50 MHz 20 ns
60 MHz 16,6 ns
66 MHz 15 ns
100 MHz 10 ns
De todas as opções apresentadas para este item, a que possui menores números resulta em maior velocidade. Por exemplo, “3-1-1-1” é mais rápido que “3-2-2-2”. Entretanto, é preciso verificar se esses números menores realmente podem ser usados. Se o tempo destinado às leituras da cache for muito pequeno, o PC pode simplesmente não funcionar, devido a erros de leitura na memória cache. Quando usamos a auto-configuração no Advanced Chipset Setup, este item, assim como todos os outros relacionados com o acesso da memória, são programados com valores default eficientes e seguros. O uso de valores mais “apertados” é considerado um “envenenamento”, e pode não funcionar.
Cache Write Wait State
Também é encontrado nos Setups de placas de CPU que possuem cache L2 externa. As opções apresentadas são “0 WS” e “1 WS”. Serve para aplicar uma prorrogação no tempo para operações de escrita na memória cache externa. Digamos que as leituras sejam feitas em modo 3-2-2-2, o que significa, três ciclos para a primeira leitura e dois ciclos para cada uma das outras três leituras consecutivas (lembre-se que os dados da cache são lidos em 4 grupos de 64 bits). As transferências de dados do processador para a cache externa podem seguir esses mesmos tempos, caso usemos a opção “0 WS”, ou pode utilizar um estado a mais, caso usemos a opção “1 WS”. No caso, o ciclo de escrita na cache obedeceria ao padrão 4-3-3-3. Em geral, podemos usar a opção “0 WS”, fazendo com que as escritas e leituras na cache externa sejam feitas na mesma velocidade.
DRAM Read Cycle
Assim como ocorre com a memória cache, as memórias DRAM também operam com ciclos de 4 leituras ou escritas consecutivas. Este item do Setup define quantos períodos de tempo são usados em cada uma das leituras. Por exemplo, o esquema 7-3-3-3 indica que são usados 7T para ter acesso ao primeiro grupo de 64 bits, e 3T para cada uma das outras três leituras seguintes. Memórias EDO DRAM podem operar com valores menores (por exemplo, 6-2-2-2) que no caso das memórias DRAM comuns, e memórias SDRAM podem usar ciclos ainda mais rápidos, como 3-1-1-1. Em geral, o BIOS detecta automaticamente o tipo de DRAM usada e programa este ciclo de leitura, levando em conta a segurança e a eficiência. Este é um envenenamento que em geral não vale a pena ser feito, já que o desempenho da cache tem um papel muito mais significativo que o desempenho da DRAM.
DRAM Write Wait State
Assim como ocorre nas leituras, as operações de escrita na DRAM também são feitas em seqüências de 4 grupos de 64 bits (apesar de também poderem ser feitas escritas individuais). Este item possui duas opções: “0 WS” e “1 WS”. Quando é usado “0 WS”, o ciclo de escrita na DRAM segue a mesma temporização do ciclo de leitura. Quando usamos “1 WS”, as escritas terão um tempo adicional de um período.
RAS to CAS Delay
Os endereços de memória são enviados para a DRAM em duas etapas, chamadas de “linha” e “coluna”, que são acompanhados dos sinais RAS e CAS. Este item do Setup serve para definir o tempo entre o RAS e o CAS. Um tempo menor pode fazer com que os dados da DRAM sejam lidos mais rapidamente, mas este envenenamento não vale a pena ser tentado. Lembramos mais uma vez que a cache tem um papel muito mais significativo que a DRAM no que diz respeito ao desempenho.
DRAM Write CAS Pulse
Depois que o sinal CAS chega à DRAM, este deve permanecer ativo durante um certo intervalo de tempo. Quanto menor for este intervalo, mais cedo terminará o ciclo de acesso à memória DRAM, mas por outro lado, isto pode fazer o funcionamento do PC ficar instável. É recomendável deixar este item programado na opção default, que é preenchida na Auto Configuração.
DRAM CAS Precharge Time
Aqui está mais um item que deve ser preferencialmente deixado com sua programação default, caso contrário o funcionamento da memória poderá ficar instável. Quando uma célula de memória é lida, seu conteúdo é apagado, mas é automaticamente re-escrito. O Precharge Time é o tempo necessário para fazer esta correção. Usando um tempo menor, o tempo total usado no ciclo de acesso à memória será menor.
DRAM RAS to MA Delay
Os endereços enviados para a memória DRAM são divididos em duas partes, chamadas de linha e coluna. A divisão do endereço completo em duas partes que são enviadas, uma de cada vez, é chamada de multiplexação. O Sinal MA (Multiplex Address) serve para substituir o endereço de linha pelo endereço de coluna. Este item do Setup serve para indicar, quanto tempo após a ativação do sinal RAS, será feita a multiplexação, ou seja, o envio do endereço de coluna. É recomendável deixar este item no modo default.
SDRAM RAS to CAS Delay
Para uma DRAM funcionar, seja ela FPM DRAM ou EDO DRAM, necessita da ativação seqüenciada de 3 sinais digitais: RAS (Row Address Strobe), MA (Multiplex Address) e CAS (Column Address Strobe). A SDRAM utiliza apenas dois desses sinais: RAS e CAS, já que o seu sinal MA é gerado internamente. Este parâmetro define o intervalo de tempo entre os sinais RAS e CAS. Quanto menor é o intervalo, mais rápido será o funcionamento das memórias, mas também pode ocorrer mau funcionamento. Usar valores default, ou valores médios, representa a opção mais segura. Por exemplo, se forem apresentadas as opções 2 e 3, escolha 3 para que o funcionamento seja seguro. Escolha 2 se você quer aumentar o desempenho, mas isto deve ser considerado como um teste. Poderá deixar assim se o PC não apresentar problemas de mau funcionamento.
SDRAM RAS Precharge Time
Este parâmetro é mais um envenenamento. As memórias DRAM, seja qual for o tipo, necessitam de um período de pré-carga (Precharge Time) antes de serem acessadas. Se este período não for respeitado, podem ser apagados os bits armazenados. Usar valores menores é um envenenamento, ou seja, faz o PC ficar mais rápido, mas pode causar instabilidades no funcionamento.
SDRAM Timing Latency
Pode ser programado com duas opções: Manual e Auto. Ao usarmos a opção manual, podemos ter acesso aos parâmetros que definem a temporização das memórias.
DRAM Speed
Algumas placas de CPU possuem a capacidade de programar automaticamente todos os itens relacionados com a temporização da DRAM, bastando que para isto seja fornecida a sua velocidade, ou seja, o seu tempo de acesso. Memórias mais rápidas suportam uma temporização mais “apertada” que memórias mais lentas.
Em PCs que usam memórias SDRAM, este item pode oferecer opções como PC100/PC133, ou 100 MHz / 125 MHz / 133 MHz / 143 MHz / 166 MHz. Pode ainda aparecer com indicações de velocidade em ns (10 ns / 8 ns / 7.5 ns / 7 ns / 6 ns).
DRAM Slow Refresh
Este item provoca um pequeno aumento no desempenho da DRAM. A operação de Refresh consiste em uma seqüência interminável de leituras feitas na DRAM. Se essas leituras cessarem, os dados da DRAM são apagados, pois em geral ficam estáveis por apenas alguns milésimos de segundo. Antigamente, as DRAMs precisavam ser lidas uma vez a cada 2 ms (milésimos de segundo). As DRAMs atuais podem ser lidas em intervalos de tempo maiores, como 16 ms. Essas leituras provocam uma pequena perda de desempenho na DRAM, em geral inferior a 5%. Com o comando Slow Refresh, este período pode ser mais longo, o que faz com que a perda de desempenho seja menor. Em geral podemos habilitar este item, pois as DRAMs modernas o suportam.
L2 Cache Policy
A memória cache externa pode operar de dois modos: Write Through e Write Back. No primeiro método, a cache externa acelera apenas as operações de leitura, e no segundo método, acelera também as operações de escrita. O segundo método oferece melhor desempenho que o primeiro, e deve ser preferencialmente utilizado.
ISA Linear Frame Buffer Address
Este item é necessário na instalação de algumas placas digitalizadoras de vídeo padrão ISA. Se o seu PC não possui placas deste tipo, deixe-o desabilitado. Placas digitalizadoras de vídeo possuem uma área de memória para onde os dados são continuamente transferidos durante o processo de digitalização. Esta área é chamada de Frame Buffer. O processador precisa ler esses dados digitalizados para que sejam transferidos para o disco durante o processo de digitalização. Muitas dessas placas exigem que este buffer fique localizado entre os endereços 15M e 16M. Algumas utilizam um buffer com 1,5 MB, sendo então necessária a sua localização entre os endereços 14M e 16M. Para evitar que esta área de memória, localizada na placa digitalizadora de vídeo, entre em conflito com a DRAM, muitas placas de CPU possuem comandos que desabilitam uma área de memória DRAM. Esses comandos indicam o endereço (ISA Linear Frame Buffer Address) e o seu tamanho (ISA Linear Frame Buffer Size). Por exemplo, se uma determinada placa digitalizadora de vídeo possui um Frame Buffer com 1 MB, devemos fazer o seguinte:
a) Programar o endereço do Linear Frame Buffer (LFB) na placa digitalizadora para 15 M.b) Programar no CMOS Setup o item ISA LFB Address para 15M.c) Programar no CMOS Setup o item ISA LFB Size para 1 MB.
Esta programação cria um “buraco” na memória DRAM, por isso é chamada em alguns Setups de “Memory Hole”. Em geral, podemos utilizar uma outra área para realizar as leituras do Frame Buffer. Podemos acessá-lo através de uma janela de pequeno tamanho, localizada na memória superior. Desta forma, não estaremos criando uma descontinuidade na memória DRAM.
ISA LFB Size
Este item é o ISA Linear Frame Buffer Size, que opera em conjunto com o ISA Linear Frame Buffer Address, já explicado acima.
Video Pallete Snoop
Você provavelmente deixará este item desabilitado. Existem algumas placas SVGA especiais que são instaladas em conjunto com outra placa SVGA. Podemos ter uma placa SVGA no barramento ISA e outra no barramento PCI. Uma placa pode estar apresentando a imagem normal, enquanto a outra apresenta, por exemplo, um filme exibido em uma janela. Em certos casos, podem ocorrer problemas devido a incompatibilidades geradas por acessos simultâneos às duas placas. Com esta opção habilitada, o problema pode ser resolvido.
AGP Aperture Size
Indica qual é o espaço da memória DRAM da placa de CPU que pode ser usado por uma placa de vídeo AGP para armazenamento de texturas. São normalmente oferecidas opções como 4 MB, 8 MB, 16 MB, 32 MB, 64 MB, 128 MB e 256 MB. Usar um valor muito grande significa que os programas gráficos têm permissão para usar mais memória. Valores mais baixos limitam o espaço de memória a ser usada para este fim. Uma boa aproximação é usar aqui, metade do tamanho da memória RAM disponível. Não significa que todo esse espaço será usado para armazenamento de texturas, ele apenas especifica um limite máximo, quando estiverem em execução programas gráficos tridimensionais. Durante o uso desses programas, o funcionamento deverá ser normal se você escolher para este parâmetro, a metade do tamanho total da memória. Se ocorrerem problemas de falta de memória para o programa, você pode diminuir este parâmetro no CMOS Setup, deixando assim menos memória livre para as texturas e mais memória livre para os programas. Se o problema for falta de memória para armazenar texturas, você terá polígonos em branco na execução dos programas gráficos. Aumente então este parâmetro no CMOS Setup. Se nenhum dos dois ajustes funcionar, experimente reduzir a resolução gráfica dos programas tridimensionais em uso.
Latency Timer (PCI Clocks)
Este é um importante parâmetro do barramento PCI. Em geral deve ser deixado na sua opção default. Serve para definir um limite de tempo máximo para que uma interface assuma o controle do barramento PCI. Uma vez que uma interface tenha assumido o controle do barramento, ela terá direito a um período limitado de tempo para realizar sua transferência de dados. Ao término deste período, caso a transferência não tenha terminado, será provisoriamente suspensa para dar chance de outras interfaces realizarem suas transferências. Cada uma dessas transferências será também limitada pelo Latency Timer. Depois que as outras interfaces terminarem suas transferências (mesmo que não terminem, serão suspensas para continuar depois), a interface que teve sua transferência paralisada pelo término do seu período reservado pelo Latency Timer, poderá prosseguir de onde parou. Este mecanismo evita que uma interface assuma o controle do barramento PCI por um período muito longo, prejudicando outras interfaces que precisam realizar suas transferências.
O Latency Timer é programado em número de clocks PCI. Por exemplo em um barramento PCI de 33 MHz, cada período dura 30 ns. Ao programar o Latency Timer com o valor 32, estaremos dando a cada interface, o intervalo de 960 ns para que realizem suas transferências. Se a transferência não terminar neste tempo, será suspensa enquanto a interface aguarda a sua vez para continuar. Você encontrará nos Setups, opções para programar o Latency Timer com valores como 32, 64, 96, 128, até um máximo de 256. Em geral podemos optar pelas opções mais baixas, como 32 ou 64, que são inclusive os valores default usados pelo Setup.
PCI Burst
O barramento PCI pode operar com transferências em modo Burst. Nas transferências normais, o circuito que requisita a transferência deve fornecer o endereço a ser acessado, e a seguir fornecer (ou receber) o dado. As transferências em modo Burst, por sua vez, precisam que seja fornecido apenas o endereço inicial, e a seguir, uma longa seqüência de dados é transmitida, sem que os endereços precisem ser novamente fornecidos. Este sistema é usado, por exemplo, para transferir dados para a memória de vídeo das placas SVGA, ou para transferir dados para a interface IDE. Entretanto, certas placas PCI podem não suportar transferências neste modo. Se forem observados problemas, por exemplo, nas imagens exibidas na tela, devemos desabilitar o item PCI Burst, o que fará com que as transferências sejam realizadas no modo convencional.
System BIOS Cacheable
Este item define se a área de memória ocupada pelo BIOS da placa de CPU deve ser ou não acelerada pela memória cache. Lembre-se que esta ROM é copiada para a DRAM, um mecanismo chamado Shadow RAM. Isto provoca um grande aumento de desempenho no processamento do BIOS. Com o item System BIOS Cacheable, o conteúdo do BIOS da placa de CPU, além de ser acelerado pela cópia para a DRAM, é ainda acelerado pela memória cache. Isto provocará uma melhora no desempenho do BIOS, o que é refletido, por exemplo, na elevada taxa de transferência externa do disco rígido quando operando em modo MS-DOS (em jogos, por exemplo).
Video BIOS Cacheable
É análogo ao item System BIOS Cacheable, exceto no que diz respeito ao BIOS da placa SVGA. Deve ser sempre habilitado, o que causará melhoria na velocidade de operação deste BIOS. Devemos deixar este item desabilitado, por exemplo, quando usamos uma placa SVGA antiga, de 16 bits, que não suporta a alta velocidade dos processadores modernos.
8 bit I/O Recovery Time
Placas de expansão ISA podem não suportar a alta velocidade de operação dos processadores modernos. Mesmo com os seus ciclos de leitura e escrita sendo feitos na velocidade correta (a 8 MHz, como requer o barramento ISA), essas placas podem necessitar de um pequeno intervalo de tempo antes que estejam prontas para permitir a próxima operação de leitura ou escrita. Em geral, as operações de leitura e escrita no barramento ISA demoram 250 ns. Uma determinada placa pode precisar de um tempo de, digamos, cerca de 250 ns até que esteja pronta para a próxima operação. Este tempo é chamado de “Recovery Time”. Os processadores modernos são capazes de realizar transferências de E/S seqüenciais, uma após a outra, sem descanso. Possuem instruções como “envie todos esses bytes para um determinado endereço de E/S, em seqüência”. Essa instrução é chamada de OUTSB (transmite seqüência de bytes para endereço de E/S), mas existem ainda outras: OUTSW (transmite seqüência de words para E/S), INSB (recebe seqüência de bytes) e INSW (recebe seqüência de words). A placa pode apresentar erros nessas operações, e para que não ocorram, é preciso fazer com que o processador realize pausas automaticamente quando estiver executando essas instruções especiais de E/S. Para isto, os Setups possuem a opção I/O Recovery Time. Muitos Setups possuem um único comando para este fim, outros possuem dois comandos independentes, um para operações de E/S de 8 bits, e outro para operações de E/S de 16 bits. As opções são dadas em número de clocks. Em geral, podemos usar o valor mínimo, já que resulta em maior velocidade de transferência de dados. Se forem observados problemas de mau funcionamento em placas ISA, devemos tentar programar este item com o seu valor máximo. As opções são medidas em número de períodos de clock. Podemos encontrar, por exemplo, valores desde 1 clk até 8 clk.
16 bit I/O Recovery Time
Este item é análogo ao 8 bit I/O Recovery Time, exceto que diz respeito apenas às operações de E/S envolvendo 16 bits. Não diz necessariamente respeito a placas ISA de 16 bits. Mesmo sendo uma placa ISA de 16 bits, quase sempre possuem endereços de E/S que são acessados em grupos de 8 bits.
Turbo Read Pipelining
Aqui o termo “Pipelining” aplica-se a ciclos especiais de aceso à memória, no qual um grupo de 4 acessos é imediatamente seguido por outro. Parece complicado. Vejamos então outra forma de explicação. Os ciclos de acesso à memória DRAM consistem em 4 leituras consecutivas de grupos de 64 bits. Os tempos para essas leituras são medidos em períodos de clock. Digamos que a memória esteja operando no esquema 7-2-2-2, ou seja, são 7 períodos para ler o primeiro grupo de 64 bits mais dois ciclos para ler cada um dos três grupos seguintes. Logo depois de fazer uma transferência de 4 grupos de 64 bits, inicia-se em geral a transferência de mais 4 grupos de 64 bits. Este novo ciclo, em condições normais, teria que respeitar a mesma temporização do ciclo anterior, ou seja, 7-2-2-2. Entretanto, as memórias DRAM são capazes de transmitir longas seqüências em FPM (Fast Page Mode), desde que solicitadas. Podem realizar, por exemplo, uma transferência com a temporização 7-2-2-2-2-2-2-2-2-2-2-2-2-2-2-2, e para isto basta que o chip controlador do seu acesso solicite este tipo de transferência. Este modo de operação, no qual um ciclo de leitura é “emendado” com o seguinte, é chamado de Pipelined Read. Caso exista esta opção no seu Setup, habilite-a, pois é segura e causa melhoria no desempenho da DRAM.
Peer Concurrency
Este item, ao ser habilitado, permite que existam transferências sendo realizadas no barramento PCI, ao mesmo tempo em que existem transferências sendo realizadas entre o processador, a DRAM e a cache externa. Ao ser habilitado, oferece um sensível aumento no desempenho do sistema.
Extended Cacheability
Existe uma limitação nos chipsets antigos para processadores Pentium e similares (Soquete 7) no que diz respeito à área de memória sobre a qual a cache atua. Certos chipsets podem fazer com que a cache L2 atue apenas nos primeiros 64 MB. Qualquer área de memória DRAM que ultrapasse este valor não será acelerada pela cache. Outros chipsets podem manter a cache atuando sobre uma área maior, desde que seja indicado no Setup, qual é a faixa de DRAM a ser “cacheada”. Este item deve ser programado com o menor valor possível que seja superior à quantidade de memória DRAM instalada.
Low CPU Clock
Todas as placas de CPU antigas podem operar em duas velocidades, uma alta e uma baixa. Nos velhos tempos das placas de CPU que operavam com 16, 20, 25 ou 33 MHz, a velocidade baixa era em geral obtida com um clock de 8 MHz, ou outro valor próximo. Muitas placas de CPU modernas ativam sua baixa velocidade pela desabilitação total da cache interna e da externa. Existem ainda placas que desabilitam ambas as caches, e ainda diminuem o valor do seu clock. Pois bem, várias dessas placas permitem que seja escolhido o valor do clock de baixa velocidade, em geral através de uma fração do clock máximo. Por exemplo, em um Pentium-200, programar o “Low CPU Clock” com um fator 1/20, resultará em um clock de baixa velocidade em torno de 10 MHz. O processador estará operando em alta velocidade até que seja depressionado o botão Turbo, passando então a vigorar este valor baixo de clock programado.
DRAM are xx bits wide
Este parâmetro define o número de bits da memória DRAM. As opções são 64 e 72. Para completar 72 bits, é preciso usar memórias com paridade. Memórias DIMM/168 com paridade fornecem 72 bits, ao invés de 64, e memórias SIMM/72 com paridade fornecem 36 bits cada, ao invés de 32. Esses bits adicionais podem ser usados para implementar uma técnica chamada ECC (Error Correction Code). Desta forma, eventuais erros na memória podem ser detectados, e em alguns casos, até corrigidos. Para isto não basta que a memória opere com 72 bits, mas também que o chipset seja capaz de usar o ECC.
Data integrity Mode
Este item indica como os 8 bits adicionais (dos 72, são 64 para dados e 8 para checagem) serão usados. Com a opção Disabled, esses bits serão ignorados. Com a opção ECC, será feita a detecção e correção dos erros, através de técnicas especiais de hardware. Com a opção EC (às vezes chamada de Parity), será apenas feita uma checagem de erro usando uma técnica chamada paridade. Esta técnica não permite corrigir erros, apenas detectar, sendo menos eficiente que o ECC. Se você utiliza memórias de 72 bits, é melhor usar a opção ECC.
Legacy USB Support
Deixe este item desabilitado. É habilitado apenas para permitir o uso de dispositivos USB antigos. Como você provavelmente vai utilizar dispositivos USB de fabricação recente (os antigos são bastante raros), não será necessário ativar o suporte a dispositivos USB antigos.
